DDR4 SDRAM: 16 GB DDR4 Każda 16-bitowa kompozycja szerokości bitowej danych 64-bitowych
Pamięć Flash QSPI: Fragment pamięci 1GBQSPIFLASH, w którym przechowywany jest plik konfiguracyjny układu FPGA
Bank FPGA: regulowany poziom 12 V, 18 V, 2,5 V, 3,0 V, jeśli konieczna jest zmiana poziomu, wystarczy wymienić
Poziom interfejsu: Odpowiednią pozycję można regulować za pomocą kulek magnetycznych.
Zasilanie płyty głównej: zasilacz 5-12 V generuje dwa źródła zasilania poprzez układ T1 LTM4628, aby spełnić wymagania prądowe FPGA
Metoda uruchamiania płyty głównej: JTAG, QSPIFLASH
Definicja stopy rury łączącej: 4 przedłużki o dużej prędkości, 120-pinowe Panasonic AXK5A2137yg
Interfejs SFP na płycie dolnej: 4 moduły optyczne umożliwiają szybką komunikację światłowodową z prędkością do 10 GB/s
Zegar Fave Plate GXB: Dolna płytka zapewnia zegar referencyjny 200 MHz dla transceivera GXB
Dolna płytka 40-pinowa: zarezerwowane 2 standardowe 2,54 mm 40-pinowe przedłużki J11 i J12, które służą do podłączania modułów zaprojektowanych przez firmę lub obwodu funkcyjnego modułu zaprojektowanego przez samego użytkownika
Zegar płyty głównej: wiele źródeł zegara na płycie. W tym źródło zegara systemowego 100 MHz.
510kba100M000bag kryształ CMOS
125MHz Transceiver Zegar różnicowy Sittaid Sit9102 Kryształ Zewnętrzne źródło zegara różnicowego DDR4 300MHz Kryształ SIT9102
Port debugowania JTAG: Płyta główna MP5652 ma 6-pinowy interfejs debugowania pobierania patch JTAG
Ułatwia użytkownikom oddzielne debugowanie FPGA
Reset systemu: Jednocześnie przycisk przekazuje systemowi globalny sygnał resetu. Płyta główna MP5652 obsługuje reset po włączeniu zasilania. Cały układ zostaje zresetowany.
Dioda LED: Na płycie głównej znajdują się 4 czerwone diody LED, z których jedna jest wskaźnikiem poziomu naładowania pamięci DDR4
Przycisk i przełącznik: Na płycie dolnej znajdują się 4 przyciski, które są podłączone do odpowiedniej stopy rury na złączu J2.
Zwykle wysoki poziom, naciskanie na niski poziom
Główne cechy serii Arria-10 GX obejmują: